C’est dans ce contexte qu’IBM a annoncé, en juillet, sa nouvelle génération de processeurs et machines prévus pour cette utilisation, les z14. Ces derniers ne sont utilisables que dans ce contexte, dans des machines entièrement fabriquées et vendues par IBM. De manière générale, cette nouvelle génération s’oriente sur l’amélioration de la performance, mais aussi pour les applications COBOL (très présentes dans ce type d’environnement), la cryptographie et la compression.
Plus en détail, un tiroir utilise deux types de processeurs différents : les CP (central processor), qui contiennent les cœurs de calcul et les caches jusqu’au troisième niveau, puis le SC, qui contient le quatrième niveau de cache (six cent septante-deux mégaoctets !) et l’interconnexion avec les autres tiroirs. Chaque CP contient un total de dix cœurs de calcul (avec SMT), fonctionnant à une fréquence de plus de cinq gigahertz. Chaque tiroir peut contenir jusque huit téraoctets de mémoire. Ces deux types de puces sont complexes à fabriquer. Elles utilisent un processus à 14 nm, mais sur dix-sept couches. Un CP compte sept milliards de transistors, contre dix pour un SC.
Au niveau des améliorations matérielles, IBM a agrandi les caches de chaque CP : chaque cœur aura ainsi un cache L2 pour les instructions de deux mégaoctets, le double pour les données ; le cache L3 est partagé à l’échelle du CP et a une capacité de cent vingt-huit mégaoctets. L’implémentation de ces caches a aussi été profondément retravaillée, principalement pour réduire la latence d’accès et l’espace occupé sur la puce : pour accéder au cache L2, il ne faut plus que huit cycles, c’est-à-dire une nanoseconde et demi.
L’architecture du processeur a également été retravaillée en profondeur, notamment pour offrir un ramasse-miette sans pause à la machine virtuelle Java. Le pipeline a été approfondi, avec une prédiction de branchement asynchrone. COBOL a tendance à effectuer un grand nombre d’opérations arithmétiques en BCD (des nombres décimaux écrits en binaire, chaque chiffre décimal correspondant à quatre bits), ces opérations disposent maintenant d’un jeu d’instructions spécifique.
Côté cryptographique, un accélérateur pour le chiffrement (AES) et le hachage (SHA-3) est intégré, sous le nom de CPCAF. Par rapport au z13, le chiffrement va quatre fois plus vite ; ce rapport monte à six pour SHA-3. Plus précisément, en AES, chaque cœur peut chiffrer des données à un débit de 13,2 Go/s. Un mécanisme spécifique est prévu pour protéger les clés de chiffrement, qui ne seront pas vues par le processeur principal, mais uniquement par le coprocesseur cryptographique : un attaquant ne peut donc pas y accéder facilement.
De même, un accélérateur de compression est intégré, il se focalise sur les algorithmes à base de dictionnaire, plus particulièrement sur des données en quantité réduite (comme des enregistrements dans une base de données). DB2 sera prochainement mis à jour pour en profiter.
Source et images : Hot Chips: IBM’s Next Generation z14 CPU Mainframe.
Voir aussi : IBM z14 Technical Introduction.
