Western Digital libère son cœur de calcul SweRV
Sous licence Apache 2, afin de participer à l'écosystème RISC-V
Le 2019-02-17 20:13:17, par dourouc05, Responsable Qt & Livres
Western Digital est dans un processus de transition de l'architecture de ses microprocesseurs, pour ne plus utiliser que des processeurs de sa propre conception, basés sur l'architecture RISC-V. L'entreprise avait d'ailleurs annoncé qu'elle libérerait la conception de ses cœurs de calcul, nommés SweRV — c'est maintenant chose faite, sous licence Apache 2.0 pour être précis.
Les fichiers disponibles sont écrits en Verilog, un langage de description de processeurs de haut niveau (aussi utilisé pour programmer des FPGA, par exemple). Par contre, Western Digital n'a pas libéré la réalisation physique d'un cœur SweRV (le positionnement des transistors sur une galette de silicium). La licence choisie est très permissive, ce qui permet à n'importe qui de réutiliser cette conception de base, même dans un projet non libre (à condition de ne pas utiliser la marque Western Digital et de bien attribuer l'origine du code).
Les fichiers disponibles sont écrits en Verilog, un langage de description de processeurs de haut niveau (aussi utilisé pour programmer des FPGA, par exemple). Par contre, Western Digital n'a pas libéré la réalisation physique d'un cœur SweRV (le positionnement des transistors sur une galette de silicium). La licence choisie est très permissive, ce qui permet à n'importe qui de réutiliser cette conception de base, même dans un projet non libre (à condition de ne pas utiliser la marque Western Digital et de bien attribuer l'origine du code).