RISC-V arrive avec un nouvel ensemble d'instructions qui promet l'évolutivité des microcontrôleurs aux supercalculateurs et offre une extensibilité définie par l'utilisateur, permettant aux entreprises de se différencier avec des instructions personnalisées. La Fondation RISC-V, une organisation à but non lucratif qui pilote l’adoption et la mise en œuvre de l’architecture de jeu d’instructions (ou ISA pour instruction set architecture) RISC-V libre et ouverte, vient en effet d’annoncer la ratification de l’ISA de base RISC-V et des spécifications privilégiées de l’architecture. Le RISC-V est défini pour les implémentations 32, 64 et 128 bits avec du code pour les plus petites largeurs de bits exécutables sur les implémentations plus grandes. Les logiciels codés selon cette spécification continueront de fonctionner sur les puces RISC-V à perpétuité, même si l’architecture évolue avec le développement de nouvelles extensions. L’architecture de base RISC-V désigne l’interface entre le logiciel d’application et le matériel.
« ;RISC-V a été conçue avec une ISA de base simple et des extensions standard modulaires fixes pour aider à prévenir la fragmentation tout en prenant en charge la personnalisation ;», a déclaré Krste Asanović, président du conseil d’administration de la Fondation RISC-V. « ;L’écosystème RISC-V a déjà démontré un degré élevé d’interopérabilité entre les différentes implémentations. Maintenant que l’architecture de base a été ratifiée, les développeurs peuvent être assurés que leur logiciel écrit pour RISC-V fonctionnera pour toujours sur tous les cœurs RISC-V similaires ;», a-t-il ajouté.
Andrew Waterman, président du groupe de travail RISC-V sur l’architecture privilégiée, a pour sa part déclaré : « ;L’architecture privilégiée RISC-V sert de contrat entre le matériel et les logiciels RISC-V tels que Linux et FreeBSD. La ratification de ces normes est une étape importante pour RISC-V ;». Il estime que « ;les développeurs de systèmes d’exploitation et les fournisseurs de matériel peuvent s’aligner sur ces spécifications avec la certitude que leur travail sera compatible ;».
Les niveaux de privilèges sont utilisés pour assurer la protection entre les différents composants de la pile logicielle, et les tentatives d’effectuer des opérations non autorisées par le mode privilège actuel entraîneront le signalement d’une exception. L’architecture privilégiée RISC-V couvre tous les aspects des systèmes RISC-V au-delà de l’ISA non privilégiée, y compris les instructions privilégiées ainsi que les fonctionnalités supplémentaires requises pour faire fonctionner les systèmes d’exploitation et connecter les périphériques externes. Chaque niveau de privilège possède un ensemble d’extensions ISA privilégiées de base avec des extensions et des variantes optionnelles, y compris l’ISA machine, l’ISA superviseur et l’ISA hyperviseur.
Source : RISC-V
Et vous ?
Qu’en pensez-vous ?Voir aussi
L'architecture RISC-V est sur le point d'être largement adoptée par la communauté industrielle, surtout pour sa nature open source Les processeurs open source RISC-V reçoivent le soutien de 80 entreprises technologiques parmi lesquelles Samsung, Google, Nvidia et même WD La Fondation RISC-V annonce la création d'un comité permanent de sécurité dont l'objectif est de développer un consensus sur les meilleures pratiques