L'UE adopte l'architecture RISC-V sur supercalculateurs, les puces de 22 nm ont passé les premiers tests,

En exécutant un programme « hello world »

L'European Processor Initiative (EPI) a effectué avec succès le premier test de son accélérateur de processeur européen (EPAC) basé sur RISC-V, le présentant comme le premier pas vers du matériel de supercalculateur local. RISC-V est une architecture de jeu d'instruction gratuite et ouverte. Elle est constituée d’un noyau RISC de base et d’un certain nombre d’extensions standardisées, permettant de concevoir des projets aussi bien pour l’Internet des objets que pour le marché des mobiles, PC et serveurs.

L'EPI, lancé en 2018, vise à accroître l'indépendance de l'industrie européenne des supercalculateurs vis-à-vis des entreprises technologiques étrangères. Au cœur du projet, se trouve l'adoption de l'architecture libre et gratuite du jeu d'instructions RISC-V pour le développement et la production de puces de haute performance à l'intérieur des frontières de l'Europe.


RISC-V fourni un ensemble d'instructions qui promet l'évolutivité des microcontrôleurs aux supercalculateurs et offre une extensibilité définie par l'utilisateur, permettant aux entreprises de se différencier avec des instructions personnalisées. De plus, avec cette approche open source, l'objectif de RISC-V est que la collaboration entre la recherche, les études et l'industrie puisse travailler ensemble pour produire une architecture plus rapidement que les modèles d'affaires traditionnels.

La dernière étape du projet European Processor Initiative est la livraison de 143 échantillons de puces EPAC, des accélérateurs conçus pour des applications de calcul haute performance et construits autour de l'architecture de jeu d'instructions RISC-V libre et gratuite. Conçues pour prouver la conception du processeur, les puces de test en 22 nm fabriquées par GlobalFoundries, le fabricant de semi-conducteurs pas si européen que ça, issu d'AMD en 2009 ont passé les premiers tests, en exécutant un programme hello, world en tant que preuve de vie.

En 2019, la Fondation RISC-V, une organisation à but non lucratif qui pilote l’adoption et la mise en œuvre de l’architecture de jeu d’instructions (ou ISA pour instruction set architecture) RISC-V libre et ouverte, a annoncé la ratification de l’ISA de base RISC-V et des spécifications privilégiées de l’architecture. « RISC-V a été conçue avec une ISA de base simple et des extensions standard modulaires fixes pour aider à prévenir la fragmentation tout en prenant en charge la personnalisation », avait déclaré Krste Asanovi, président du conseil d’administration de la Fondation RISC-V. « L’écosystème RISC-V a déjà démontré un degré élevé d’interopérabilité entre les différentes implémentations. Maintenant que l’architecture de base a été ratifiée, les développeurs peuvent être assurés que leur logiciel écrit pour RISC-V fonctionnera pour toujours sur tous les cœurs RISC-V similaires », avait-il ajouté.

Andrew Waterman, président du groupe de travail RISC-V sur l’architecture privilégiée, avait déclaré : « L’architecture privilégiée RISC-V sert de contrat entre le matériel et les logiciels RISC-V tels que Linux et FreeBSD. La ratification de ces normes est une étape importante pour RISC-V ». Il estime que « les développeurs de systèmes d’exploitation et les fournisseurs de matériel peuvent s’aligner sur ces spécifications avec la certitude que leur travail sera compatible ». L'EPI a été financé dans le cadre de l'entreprise commune européenne pour le calcul à haute performance (EuroHPC) de l'Union européenne, dont le Royaume-Uni n'est pas membre. Ses membres sont des entreprises technologiques et des institutions académiques européennes de 10 pays, dont le français Atos, la branche italienne de STMicroelectronics, les allemands Infineon et Fraunhofer-Gesellschaft (FhG), le groupe BMW, le Barcelona Supercomputing Centre (BSC), l'ETH Zürich, l'Instituto Superior Técnico, l'université de Zagreb et la Fondation pour la recherche et la technologie (FORTH) en Grèce.

Le RISC-V est défini pour les implémentations 32, 64 et 128 bits avec du code pour les plus petites largeurs de bits exécutables sur les implémentations plus grandes. Les logiciels codés selon cette spécification continueront de fonctionner sur les puces RISC-V à perpétuité, même si l’architecture évolue avec le développement de nouvelles extensions. L’architecture de base RISC-V désigne l’interface entre le logiciel d’application et le matériel. Toutefois, pour pouvoir mettre en place un jeu d'instructions de microprocesseur sur le marché, il y a des obstacles majeurs à surmonter. Les pratiques de développement rapides d'aujourd'hui exigent que les offres de processeurs soient stables avec la promesse d'une longue durée de vie sur le marché.

L'Union européenne est loin d'être la seule à chercher à réduire sa dépendance à l'égard des technologies étrangères. Au début de l'année, la Russie a dévoilé un programme national de numérisation centré sur les composants RISC-V, en plus des puces Elbrus artisanales existantes. La Chine, quant à elle, travaille d'arrache-pied sur une famille de puces RISC-V haute performance appelée XiangShan et prévoit de déployer 2 000 ordinateurs portables RISC-V d'ici la fin de l'année prochaine. Le programme indien Atmanirbhar Bharat pour l'autosuffisance s'étend également aux processeurs, avec des conceptions RISC-V allant des pièces évolutives aux puces de superordinateur de type EPI.

Le projet EPI a confirmé qu'il travaillait à la validation des autres blocs IP de la puce, qui vise une fréquence de fonctionnement de 1 GHz dans son incarnation actuelle de puce de test emballée en FCBGA, ainsi qu'à la poursuite du développement et de l'optimisation de la conception EPAC. La société n'a pas répondu à une demande concernant l'état de sa feuille de route à temps pour la publication.

« Le silicium open-source est un excellent catalyseur pour des projets comme l'EPI », a déclaré Stefan Wallentowitz, directeur de RISC-V International et de la Fondation FOSSi. « L'utilisation de composants open-source pour construire des plateformes de calcul haute performance modernes et futures démontre le potentiel du silicium open-source et contribue à la création d'une communauté autour de celui-ci. Nous espérons voir cet effort évoluer vers plus de coopération et d'ouverture. »

Et vous ?

Qu’en pensez-vous ?

Voir aussi :

La fondation RISC-V annonce la ratification des spécifications ISA de base RISC-V et de l'architecture privilégiée

L'architecture RISC-V est sur le point d'être largement adoptée par la communauté industrielle, surtout pour sa nature open source

Le nouveau processeur RISC-V de Micro Magic revendique une performance record par watt, la puce surpasserait la puce M1 d'Apple et l'ARM Cortex-A9

SiFive annonce le premier processeur RISC-V à exécution dans le désordre, la gamme U8 devrait entrer en concurrence avec les ARM de milieu de gamme