Universal Chiplet Interconnect Express (UCIe) est une interconnexion standard ouverte de l'industrie offrant une connectivité sur boîtier à bande passante élevée, à faible latence, économe en énergie et économique entre les chiplets. Elle répond aux demandes croissantes prévues en matière de calcul, de mémoire, de stockage et de connectivité sur l'ensemble du continuum de calcul couvrant les segments du cloud, de la périphérie, de l'entreprise, de la 5G, de l'automobile, du calcul haute performance et des appareils portables. UCIe offre la possibilité d'emballer des matrices de différentes sources, y compris différents laboratoires de fabrication, différentes conceptions et différentes technologies d'emballage.AMD, Arm, Advanced Semiconductor Engineering, Inc. (ASE), Google Cloud, Intel Corporation, Meta, Microsoft, Qualcomm Incorporated, Samsung et Taiwan Semiconductor Manufacturing Company (TSMC) ont annoncé la formation d'un consortium industriel qui établira une norme d'interconnexion die-to-die (autrement dit une interconnexion standardisée entre différents chiplets) et favorisera un écosystème ouvert de chiplets.
Le consortium espère que cette norme, baptisée Universal Chiplet Interconnect Express (UCIe), permettra aux utilisateurs finaux de « mélanger et d'assortir » les composants de chiplets de plusieurs fournisseurs pour construire un système sur puce (SoC) personnalisé.
Entreprises membres du consortium
Les trois principaux fondeurs sont donc de la partie, et le consortium englobe les écosystèmes x86 et ARM. En revanche, vous l’aurez constaté, un grand absent se fait remarquer dans cette liste : NVIDIA. L’architecture RISC-V semble également écartée du projet à ce stade.
D'une manière générale, il existe deux façons de créer un système sur puce (SoC) moderne. Les puces monolithiques intégrées, la méthode la plus traditionnelle, regroupent tous les éléments d'un semi-conducteur dans un seul morceau de silicium imprimé. À l’inverse, les chiplets adoptent une approche différente. Au lieu de créer une grosse puce avec tous les composants, les chiplets divisent les choses en composants plus petits qui sont ensuite combinés dans un processeur plus grand.
Le principe des chiplets consiste donc à combiner et interconnecter différents modules, les chiplets, qui disposent de leur propre die, au sein d’un même package. C’est un assemblage en mode « Lego » en quelque sorte.
Le système de chiplets présente quelques avantages. Les chiplets peuvent entraîner moins de déchets (par exemple, si un cœur ne fonctionne pas, il est plus facile de jeter l'un des deux chiplets à huit cœurs que de perdre une puce monolithique complète à 16 cœurs). La conception des chiplets présente également des avantages, permettant aux entreprises de réduire les composants critiques (comme les cœurs de processeur) à de nouveaux nœuds de traitement plus petits sans avoir à réduire l'intégralité du SoC pour faire une correspondance. Enfin, la combinaison de chiplets permet aux entreprises de fabriquer des puces plus grosses qu'elles ne le pourraient avec une seule conception monolithique.
À terme, dans une optique de réduction des coûts et d’amélioration des performances, un marché de modules (chiplets) prêts à l’emploi est tout à fait envisageable. Seulement pour qu’une telle pratique soit viable, il faut que l’interconnexion entre les chiplets soit standardisée, à la manière des différents protocoles que mobilise une carte mère par exemple. C’est ce que veut faire l’UCIe.
Intel, AMD et d'autres conçoivent ou vendent déjà des processeurs à base de chiplets sous une forme ou une autre - la plupart des processeurs Ryzen d'AMD utilisent des chiplets, et les prochains processeurs Sapphire Rapids Xeon d'Intel le feront également. Les récentes puces Ryzen basées sur Zen 2 et Zen 3 d'AMD sont parmi les exemples les plus importants de conceptions de puces modernes : chaque processeur Zen 3, par exemple, est composé de puces à huit cœurs de 7 nm pour les composants CPU/GPU de TSMC, combinés avec un chiplet d'E/S construit sur des nœuds plus anciens de GlobalFoundries.
Mais ces puces utilisent toutes des interconnexions différentes pour permettre la communication entre les chiplets. La norme UCIe, si elle venait à être adoptée, remplacera celles-ci par une norme unique, ce qui, en théorie, permettra aux petites entreprises de profiter plus facilement des conceptions basées sur des chiplets ou à une entreprise d'inclure le silicium d'une autre entreprise dans ses propres produits.
« AMD est fière de poursuivre sa longue tradition de soutien aux normes industrielles qui permettent d'élaborer des solutions innovantes répondant aux besoins évolutifs de nos clients. Nous avons été un leader dans la technologie des chiplets et nous accueillons favorablement un écosystème de chiplets multivendeur pour permettre l'intégration personnalisable de tiers », a déclaré Mark Papermaster, vice-président exécutif et directeur technique d'AMD. « La norme UCIe sera un facteur clef pour stimuler l'innovation des systèmes en s'appuyant sur des moteurs de calcul et des accélérateurs hétérogènes qui permettront d'obtenir les meilleures solutions optimisées sur le plan des performances, du coût et de l'efficacité énergétique. »
Dr Lihong Cao, directeur de l'ingénierie et du marketing technique chez ASE, Inc., a déclaré : « L'ère des Chiplets est vraiment arrivée, poussant l'industrie à évoluer d'une réflexion centrée sur le silicium à une planification au niveau du système et en mettant l'accent sur la co-conception de circuits intégrés et de boîtiers. Nous sommes convaincus que l'UCIe jouera un rôle central dans l'amélioration de l'efficacité de l'écosystème, en réduisant le temps et les coûts de développement grâce à des normes ouvertes pour les interfaces entre diverses adresses IP au sein d'un écosystème multifournisseur ainsi qu'à l'utilisation d'une interconnexion avancée au niveau du package. Il est largement reconnu dans l'industrie que l'intégration hétérogène aidera à mettre sur le marché des conceptions basées sur des chiplets. Compte tenu de l'expertise d'ASE en matière de technologie de conditionnement, d'assemblage et de plateforme d'interconnexion, nous fournirons à UCle une perspective significative pour garantir que les normes à venir sont applicables, complétées par des performances et des coûts de fabrication commercialement viables pour la fabrication au niveau du boîtier ».
Le projet UCIe en est encore à ses débuts. À l'heure actuelle, le processus de normalisation se concentre sur l'établissement de règles pour interconnecter les puces ensemble dans des packages plus larges. Mais il est prévu de créer une organisation de l'industrie UCIe qui aidera éventuellement à définir la technologie UCIe de nouvelle génération, y compris « les formes des chiplets, la gestion, la sécurité renforcée et d'autres protocoles essentiels » à l'avenir.
Cela signifie qu'il pourrait un jour y avoir un écosystème complet de chiplets qui permettrait aux entreprises de créer un SoC personnalisé en recherchant différents composants en fonction de leurs besoins, tout comme vous construiriez un PC de jeu. Et c'est un gros avantage pour des entreprises comme AMD ou Qualcomm qui cherchent à concevoir et à construire des puces encore plus puissantes et complexes à l'avenir (ce qui, à son tour, est une motivation suffisante pour que les fonderies comme TSMC et Samsung se joignent à l'aventure).
Cheolmin Park, Vice President of Memory Product Planning Team chez Samsung Electronics, a déclaré : « Samsung envisage que la technologie des chiplets devienne nécessaire pour des gains de performances dans les systèmes informatiques à mesure que les nœuds de processus continuent d'évoluer, les matrices à l'intérieur de chaque boîtier communiquant éventuellement via un seul langage. Nous nous attendons à ce que le consortium UCIe favorise un écosystème de chiplets dynamique et établisse un framework d'une interface viable à standard ouvert à l'échelle de l'industrie. En tant que fournisseur de solutions complètes pour la mémoire, la logique et la fonderie, Samsung prévoit de diriger les efforts du consortium pour identifier davantage les meilleurs moyens d'améliorer les performances du système grâce à la technologie des chiplets ».
Détails techniques UCIe (papier blanc)Source : UCIe
Et vous ?
Que pensez-vous de cette initiative ? Qu'est-ce qui, selon vous, pourrait expliquer que Nvidia manque à l'appel (pour le moment en tout cas) ?