Les semi-conducteurs entrent dans l'ère des gratte-ciel : empiler les puces comme des immeubles élevés pour booster les performances, avec une densité 4 fois supérieure à celle des puces IA avancées actuelles

Les semi-conducteurs entrent dans l'ère des gratte-ciel : empiler les puces comme des immeubles élevés pour booster les performances, avec une densité 4 fois supérieure à celle des puces IA avancées actuelles

Une équipe de chercheurs sud-coréens a mis au point un procédé de fabrication permettant d'empiler de manière stable plus de 10 micropuces ultra-minces de 14 micromètres les unes sur les autres, atteignant ainsi une densité d'intégration quatre fois supérieure à celle des puces de mémoire de pointe actuelles. Publiée dans la revue Results in Engineering, cette avancée combine deux étapes de fabrication (l'impression par transfert et l'assemblage in situ) en un seul processus simultané, afin de maintenir un alignement parfait, couche après couche, de ces puces ultra-fines et fragiles. Les chercheurs estiment que cette technologie pourrait devenir un élément clé des futurs semi-conducteurs d’intelligence artificielle (IA) haute performance, avec des applications potentielles dans un large éventail de technologies de nouvelle génération, telles que les écrans micro-LED de pointe.

La publication de ces résultats intervient alors que l'empilement vertical des micropuces s'impose graduellement comme l'une des principales voies d'évolution de l'industrie des semi-conducteurs. En juin dernier, IBM a revendiqué avoir développé la première technologie au monde de puces inférieures à 1 nanomètre pour les centres de données d'IA, grâce à son architecture « nanostack ». Cette approche consiste à empiler les transistors verticalement plutôt que de les disposer à plat, ce qui permet d'intégrer près de 100 milliards de transistors sur une surface de la taille d'un ongle. IBM estime que cette technologie pourrait lui permettre de rivaliser avec les principaux fondeurs, tels qu'Intel et TSMC.

De leur côté, des chercheurs sud-coréens ont mis au point une technologie de semi-conducteurs capable de résoudre l'un des goulots d'étranglement matériels les plus frustrants du secteur de l'IA : l'intégration d'un nombre suffisant de puces mémoire dans des processeurs miniatures et hautement performants. Selon les résultats de l'étude publiée dans la revue Results in Engineering, les chercheurs ont réussi à mettre au point un nouveau procédé de fabrication permettant d'empiler de manière stable plus de 10 micropuces ultra-minces les unes sur les autres.


Ce qui est intéressant, c’est que chaque puce mesure 14 micromètres d’épaisseur, soit environ un cinquième de la largeur d’un cheveu humain. En les empilant de manière aussi compacte, l’équipe a atteint une densité d’intégration quatre fois supérieure à celle des puces HBM (High-Bandwidth Memory) de pointe actuellement utilisées dans les équipements IA haut de gamme.

Les services d'IA populaires tels que ChatGPT, les générateurs d'images et les voitures autonomes doivent traiter des quantités colossales de données à une vitesse fulgurante. Pour rendre les appareils plus fins tout en améliorant leurs performances, les fabricants de puces ne peuvent plus se contenter d'agrandir le matériel dans le sens de la largeur. Ils doivent désormais empiler les puces verticalement, un peu comme on construit un immeuble de grande hauteur lorsque l'espace disponible en ville vient à manquer.

Cependant, la manipulation de ces puces ultrafines est extrêmement difficile. Lorsqu’une micropuce est amincie jusqu’à devenir plus fine qu’un cheveu humain, elle devient fragile. Alors qu’une pile de carton épais reste parfaitement plate, empiler des feuilles de papier de riz, plus délicates, les fait se froisser, se déformer et se désaligner.

Pour résoudre ce problème, l’équipe de recherche, dirigée par le professeur Seok Kim et le doctorant Uhyeon Kim de l'université technologique de Pohang (POSTECH), en collaboration avec le Dr Hohyun Keum de l’Institut coréen des technologies industrielles (KITECH), a mis au point une astuce ingénieuse. Ils ont combiné deux étapes de fabrication distinctes en une seule : l'impression par transfert, qui permet de prélever et de déposer les puces avec précision à l'endroit souhaité, et l'assemblage in situ, qui réalise instantanément les connexions électriques dès que la puce est posée.

En fusionnant ces étapes, le transfert des puces, leur placement et leur câblage électrique sont tous réalisés exactement au même moment. Grâce à cette méthode, l'équipe a empilé plus de dix de ces puces fines comme un cheveu dans des conditions de basse température (inférieure à 180 °C) et de basse pression. Même après avoir empilé couche après couche, les puces sont restées parfaitement alignées, sans aucune déformation ni dommage structurel.


Comme cette méthode permet d'intégrer quatre fois plus de puces dans un espace vertical identique, les futurs semi-conducteurs destinés à l'IA pourraient connaître une avancée considérable en termes de vitesse de traitement des données sans pour autant voir leur taille physique augmenter. Les chercheurs soulignent que l'impact de cette étude va bien au-delà de la simple mémoire dédiée à l'IA.

« Nous pensons que cette technologie deviendra un élément clé pour les futurs semi-conducteurs d’IA haute performance et les systèmes de mémoire de nouvelle génération », a déclaré le professeur Seok Kim. Le Dr Hohyun Keum a ajouté que cette technique d’alignement microscopique ultraprécis devrait trouver des applications dans un large éventail de technologies de nouvelle génération, notamment les écrans micro-LED de pointe.

Alors que les innovations en matière d'intégration ouvrent la voie à des semi-conducteurs toujours plus denses, les principaux acteurs du secteur adaptent également leurs architectures aux nouveaux besoins de l'IA. En mars 2026, plusieurs sources ont indiqué que Nvidia prévoyait de développer une nouvelle puce d'inférence IA pour OpenAI, après un investissement de 30 milliards de dollars dans l'éditeur de ChatGPT. Basée sur la technologie « Learning Process Unit » de la start-up Groq, cette puce vise à optimiser l'exécution des modèles d'IA plutôt que leur entraînement, plaçant ainsi Nvidia en concurrence directe avec les processeurs d'inférence proposés par Google et Amazon.

Source : Étude de l'université technologique de Pohang (POSTECH)

Et vous ?

Quel est votre avis sur le sujet ?
Trouvez-vous les conclusions de cette étude de POSTECH crédibles ou pertinentes ?

Voir aussi :

La société chinoise DeepSeek développe sa propre puce d'IA afin de réduire sa dépendance vis-à-vis de Nvidia et de Huawei, une puce conçue pour l'inférence, où le modèle entraîné génère des réponses

OpenAI et Broadcom dévoilent « Jalapeño », la première puce d'IA sur mesure d'OpenAI, conçue principalement pour prendre en charge l'inférence pour ChatGPT et d'autres services, et réduire les coûts de 50 %

Microsoft lance sa puce IA de deuxième génération, Maia 200, afin de proposer une alternative aux processeurs leaders de Nvidia et aux offres de ses concurrents dans le domaine du cloud, Amazon et Google