La Chine dévoile un transistor sans silicium qui surpasse ceux d'Intel, de TSMC et de Samsung, avec des performances supérieures de 40 % à celles des puces 3 nm d'Intel, tout en consommant moins d'énergieDes chercheurs chinois de l'université de Pékin ont annoncé ce qui semble être une percée dans la conception des transistors qui, si elle est commercialisée, pourrait modifier radicalement l'orientation du développement des microprocesseurs. L'équipe a créé un transistor sans silicium basé sur un matériau bidimensionnel, l'oxyséléniure de bismuth. Le transistor de l'Université de Pékin pourrait surpasser les meilleures puces en silicium d'Intel, de TSMC et de Samsung. La couverture complète des portes augmente la vitesse et réduit la consommation d'énergie dans la conception d'un transistor chinois révolutionnaire.
Des chercheurs chinois de l'université de Pékin ont dévoilé un transistor sans silicium, affirmant qu'il pourrait surpasser les dernières puces d'Intel, de TSMC et de Samsung. Cette innovation, basée sur un matériau bidimensionnel connu sous le nom d'oxyséléniure de bismuth, marque un changement majeur dans l'architecture des puces. Le transistor utilise une conception « gate-all-around » (GAAFET), la grille enveloppant entièrement la source, contrairement à la technologie FinFET traditionnelle, qui n'offre qu'une couverture partielle de la grille.
Cette structure à contact total réduirait considérablement les fuites d'énergie et permet de mieux contrôler le flux de courant, ce qui se traduit par une amélioration des performances. Selon l'équipe de recherche, le nouveau transistor fonctionne jusqu'à 40 % plus vite que les dernières puces 3nm d'Intel et consomme 10 % d'énergie en moins. Les tests ont été effectués dans les mêmes conditions que celles utilisées pour les processeurs commerciaux. Les résultats suggèrent que le transistor pourrait être le plus efficace et le plus puissant à ce jour.
Le professeur Peng Hailin, chercheur principal, a décrit cette innovation comme un "changement de voie" plutôt qu'une simple amélioration des matériaux existants. La nouvelle conception évite l'empilement vertical typique des FinFET et ressemble plutôt à une structure en forme de pont entrelacé, ce qui permet de relever les défis de la miniaturisation à mesure que la taille des puces se rapproche des niveaux inférieurs à 3 nm.
Deux nouveaux composés à base de bismuth sont à l'origine de cette percée : Bi₂O₂Se comme semi-conducteur et Bi₂SeO₅ comme diélectrique de grille. Les deux matériaux présentent une faible énergie d'interface, ce qui réduit la diffusion des électrons et permet un flux d'électrons presque sans résistance. "Cela permet aux électrons de circuler presque sans résistance, comme de l'eau dans un tuyau lisse", a expliqué le professeur Peng.
Fait important, les chercheurs affirment que leur transistor peut être fabriqué à l'aide de l'infrastructure de semi-conducteurs existante, ce qui pourrait faciliter la production à grande échelle. Ils ont déjà utilisé la conception pour créer de petites unités logiques. S'il est commercialisé, ce développement pourrait perturber considérablement le marché mondial des puces et accélérer l'abandon de la technologie à base de silicium.
Voici un extrait de la présentation de la découverte :
Transistors à effet de champ intégrés à double paroi en 2D
Les ailettes verticales semi-conductrices intégrées avec des diélectriques d'oxyde à haute teneur enκ ont été au centre de l'architecture de dispositif clé qui a favorisé la mise à l'échelle des transistors au cours des dernières décennies. Les canaux à ailette unique basés sur des semi-conducteurs bidimensionnels (2D) devraient offrir des avantages uniques en permettant d'obtenir une largeur d'ailette inférieure à 1 nm et des interfaces atomiquement plates, ce qui se traduit par des performances supérieures et une intégration potentiellement à haute densité.
Cependant, les structures à ailettes multiples intégrées avec des diélectriques de haute qualité sont généralement nécessaires pour obtenir des performances électriques et une densité d'intégration plus élevées. Nous présentons ici une stratégie d'épitaxie guidée par la corniche pour la croissance de réseaux d'ailettes 2D mono-orientées en Bi2O2Se de haute densité qui peuvent être utilisées pour fabriquer des transistors à effet de champ intégrés à ailettes multiples en 2D. L'alignement des étapes du substrat a permis un contrôle précis des sites de nucléation et de l'orientation des réseaux d'ailettes 2D.
Des transistors à effet de champ à ailettes 2D multicanaux basés sur des hétérostructures d'oxyde d'ailettes 2D Bi2O2Se/Bi2SeO5 intégrées de manière épitaxiale ont été fabriqués, présentant un rapport de courant marche/arrêt supérieur à 106, un courant à l'état passant élevé, un faible courant à l'état bloqué et une grande durabilité. Les réseaux de canaux 2D à ailettes multiples intégrés avec des diélectriques d'oxyde à hautκ offrent une stratégie pour améliorer la performance des dispositifs et la densité d'intégration dans l'électronique 2D à l'échelle ultrasonique.
Discussion
En résumé, nous avons développé l'épitaxie guidée par ledge comme une approche polyvalente pour la préparation de réseaux d'ailettes 2D mono-orientés de haute densité en Bi2O2Se sur divers substrats isolants. Nous avons démontré que les étapes atomiquement nettes des substrats de croissance jouent un rôle crucial dans le contrôle des sites de nucléation et de l'orientation dans le plan des ailettes verticales en Bi2O2Se 2D.
Les transistors à effet de champ 2D multi-ailes fabriqués sur la base des réseaux d'oxydes d'ailettes 2D Bi2O2Se/Bi2SeO5 intégrés de manière épitaxiale présentent un courant à l'état passant élevé et une durabilité remarquable, même lors de mesures répétées et à des températures de fonctionnement élevées. En optimisant davantage la préparation d'étapes alignées de haute densité avec un contrôle précis de l'espacement par gravure par faisceau d'ions, il est possible d'obtenir des réseaux d'ailettes Bi2O2Se 2D ordonnés de plus haute densité.
Cette avancée facilitera l'intégration à grande échelle des transistors à effet de champ à ailettes multiples en 2D, ce qui permettra d'augmenter encore l'échelle des transistors en 2D.
Source : "Integrated 2D multi-fin field-effect transistors"
Et vous ?
Pensez-vous que cette édécouverte est crédible ou pertinente ? Quel est votre avis sur le sujet ?Voir aussi :
Des scientifiques chinois dévoilent un procédé de gravure en 3 nm breveté, permettant de créer des transistors de la taille d'un brin d'ADN humain TSMC travaille à l'élaboration de puces à mille milliards de transistors et à la fabrication de puces à 1 nm. Cependant, les opinions divergent quant à la viabilité et aux implications de ces avancées Les puces du futur pourraient être 10 fois plus rapides grâce au graphène, une forme allotropique du carbone, mais les puces à base de graphène seraient compliquées et coûteuses à produire
Vous avez lu gratuitement 10 articles depuis plus d'un an.
Soutenez le club developpez.com en souscrivant un abonnement pour que nous puissions continuer à vous proposer des publications.
Soutenez le club developpez.com en souscrivant un abonnement pour que nous puissions continuer à vous proposer des publications.
