La Linux Foundation Europe et plusieurs grands noms de la technologie se sont associés pour développer un écosystème logiciel complet qui soutient l’architecture de processeur RISC-V, un standard ouvert. Le projet, baptisé RISE (pour RISC-V Software Ecosystem), rassemble des fournisseurs qui se sont engagés à rendre plus de logiciels disponibles pour le matériel RISC-V dans divers secteurs industriels, tels que le mobile, le datacenter et l’automobile.L'attrait du RISC-V est qu'il n'est pas seulement libre de droits, mais qu'il est également géré par ses organisations membres plutôt que par un propriétaire unique. RISC-V International indique sur son site web qu'il « ne prend pas de position politique au nom d'une quelconque géographie » et qu'il accueille des organisations du monde entier.
Les membres du projet contribueront financièrement et en fournissant des ingénieurs pour développer des outils, des bibliothèques, des systèmes d’exploitation et des applications adaptés aux besoins identifiés par le comité technique du projet. Parmi les membres du projet, figurent Google, Intel, Imagination Technologies, MediaTek, Nvidia, Qualcomm, Red Hat, Samsung, SiFive et Ventana Micro Systems.
L’attrait de RISC-V réside dans le fait qu’il est non seulement exempt de redevances, mais aussi sous la gouvernance de ses organisations membres plutôt que d’un seul propriétaire. Cela en fait une alternative intéressante pour des régions comme la Chine, qui cherchent à contourner les restrictions américaines sur la fourniture de technologies avancées au pays.
Comprendre l’architecture RISC-V
RISC-V est une architecture de jeu d'instructions (instruction set architecture ou ISA) 64 bits RISC ouverte et libre, c'est-à-dire aux spécifications ouvertes et pouvant être utilisée librement par l'enseignement, la recherche et l'industrie. Ce projet, créé initialement dans la division informatique de l'Université de Californie à Berkeley, aux États-Unis, avait d'abord une visée d'étude et de recherche, mais est devenu de facto un standard d'architecture ouverte dans l'industrie.
Le but de ce projet est de faire un standard ouvert de jeu d'instructions de microprocesseur, à l'image du standard TCP/IP pour les réseaux ou de Linux pour le noyau, l'architecture des processeurs étant pour le moment toujours fermée, restreignant les progrès, les implémentations ou le support dans les systèmes d'exploitation.
RISC-V arrive avec un nouvel ensemble d'instructions qui promet l'évolutivité des microcontrôleurs aux supercalculateurs et offre une extensibilité définie par l'utilisateur, permettant aux entreprises de se différencier avec des instructions personnalisées.
De plus, avec cette approche open source, l'objectif de RISC-V est que la collaboration entre la recherche, les études et l'industrie puisse travailler ensemble pour produire une architecture plus rapidement que les modèles d'affaires traditionnels. Toutefois, pour pouvoir mettre en place un jeu d'instructions de microprocesseur sur le marché, il y a des obstacles majeurs à surmonter. Les pratiques de développement rapides d'aujourd'hui exigent que les offres de processeurs soient stables avec la promesse d'une longue durée de vie sur le marché.
RISC-V une alternative à l’architecture Arm
« Nous respectons RISC-V mais ce n'est pas un rival dans le centre de données », déclare Arm. L’année dernière, les dirigeants d'Arm auraient tenté de minimiser la menace que représente RISC-V pour les activités de l'architecte de silicium. S'adressant aux journalistes lors d'un événement presse, Dermot O'Driscoll, vice-président des solutions produits chez Arm, a reconnu que RISC-V était « une certaine concurrence sérieuse » au concepteur de puces britannique. « C'est un marché très excitant en ce moment », a-t-il déclaré. « Cela nous aide tous à nous concentrer et à nous assurer que nous faisons mieux ».
O'Driscoll a ensuite souligné la force de la propriété intellectuelle, des licences, des relations avec les clients et de l'écosystème logiciel d'Arm, probablement dans le but d'attirer l'attention sur l'immaturité relative du RISC-V dans ces domaines. Alors que le RISC-V existe depuis 2010, l'architecture de jeu d'instructions (ISA) libre et ouverte n'a fait que récemment son entrée dans les produits commerciaux, a-t-il souligné.
Dans le même temps, Qualcomm a laissé entendre qu’il voyait en RISC-V une alternative à l’architecture Arm pour ses futurs produits. Le développement d'un écosystème logiciel comprenant tous les outils et bibliothèques nécessaires, ainsi que des applications et des systèmes d'exploitation, pourrait s'avérer une tâche plus importante que prévu. Il a fallu à Arm une décennie ou plus pour obtenir un soutien suffisant autour de son architecture afin d'en faire un concurrent des systèmes x86 dans les centres de données, par exemple.
Larry Wikelius, directeur senior des normes techniques chez Qualcomm, qui a déclaré que « l’architecture flexible, évolutive et ouverte de RISC-V permet des avantages pour toute la chaîne de valeur - des fournisseurs de silicium aux fabricants OEM en passant par les consommateurs finaux ».
RISC-V largement adoptée par la communauté industrielle
La NASA fait de RISC-V l'écosystème de référence pour les futures missions spatiales
SiFive, fondateur et leader de l'informatique RISC-V, a annoncé le 6 septembre de l’année dernière sur son site officiel avoir été sélectionné par la NASA pour fournir le cœur du processeur HPSC (High-Performance Spaceflight Computing) de prochaine génération. Le projet HPSC de la NASA développe une technologie d'informatique de vol qui offrira une capacité de calcul au moins cent fois supérieure à celle des ordinateurs de vol actuels. La NASA avait indiqué en juin de la même année que son projet HPSC fournira des puces informatiques multicœurs de nouvelle conception, dotées de plusieurs cœurs de traitement sur chaque puce, ainsi qu'un logiciel d'exploitation pour les faire fonctionner.
Le HPSC devrait être utilisé dans pratiquement toutes les futures missions spatiales, de l'exploration planétaire aux missions lunaires et martiennes. HPSC utilisera un cœur vectoriel RISC-V SiFive Intelligence X280 à 8 cœurs, ainsi que quatre cœurs RISC-V SiFive supplémentaires, pour multiplier par 100 la capacité de calcul des ordinateurs spatiaux actuels. Cette augmentation massive des performances de calcul contribuera à ouvrir de nouvelles possibilités pour une variété d'éléments de mission tels que les rovers autonomes, le traitement de la vision, le vol spatial, les systèmes de guidage, les communications et d'autres applications.
« En tant que leader américain des semi-conducteurs RISC-V, nous sommes très fiers d'avoir été choisis par la première agence spatiale mondiale pour alimenter ses applications les plus critiques », déclare Jack Kang, SVP Business Development, SiFive. « Le X280 affiche des gains de performance de plusieurs ordres de grandeur par rapport aux processeurs concurrents et notre IP RISC-V SiFive permet à la NASA de bénéficier du support, de la flexibilité et de la viabilité à long terme de l'écosystème RISC-V mondial en pleine expansion. Nous avons toujours dit qu'avec SiFive, l'avenir n'a pas de limites, et nous sommes ravis de voir l'impact de nos innovations s'étendre bien au-delà de notre planète. »
La décision de la NASA et de Microchip d'opter pour une conception RISC-V n'est pas seulement liée à la nouveauté d'un jeu d'instructions RISC-V (ISA) ouvert et libre de droits. Selon Kang, l'architecture RISC-V est l'une des plus susceptibles de disposer d'une large base de développeurs dans 10, 15, voire 20 ans, et constitue donc un pari sûr pour la NASA.
Huawei fait le choix de RISC-V pour devenir indépendant des États-Unis
En 2019, alors que la situation est de plus en plus confuse entre Huawei et les États-Unis, l’entreprise dont le siège social se trouve à Shenzhen en Chine et qui fournit des solutions dans le secteur des technologies de l'information et de la communication, a déclaré qu'elle envisageait d'utiliser RISC-V si les restrictions imposées par le gouvernement américain persistaient.
« Si les nouvelles technologies ARM ne sont pas disponibles à l'avenir, nous pouvons également utiliser RISC-V, une architecture ouverte à toutes les entreprises. Le défi n’est pas insurmontable », avait alors déclaré Xu. Huawei est déjà membre de la Fondation RISC-V, une organisation dédiée à la promotion de l’utilisation de l’architecture à puce. Toutefois, la société a également indiqué qu'elle n'avait encore entrepris aucun effort pour migrer vers RISC-V, préférant continuer à utiliser ARM.
Xiang Ligang, directeur général de l'association pour la consommation de l'information, Information Consumption Alliance, a déclaré que si Huawei adoptait réellement l'architecture RISC-V, cela représenterait une perte énorme pour ARM, compte tenu de la taille de Huawei en tant que premier fabricant mondial d'équipement de télécommunication et deuxième fournisseur de smartphones au monde à cette date.
Alibaba souligne une dynamique accrue du RISC-V par rapport aux alternatives propriétaires
« Nous avons effectué un portage d’Android 10 sur l'architecture RISC-V », indique T-Head, entreprise chinoise de semi-conducteurs, filiale d'Alibaba. « L'objectif principal d'Android est de créer une plateforme logicielle ouverte, disponible pour les opérateurs, les constructeurs et les développeurs, afin de concrétiser leurs idées innovantes et de présenter un produit réussi, adapté au monde réel, qui améliore l'expérience mobile des utilisateurs », a rappelé l'entreprise.
La configuration se compose de trois cœurs RISC-V XuanTie C910. Le T-Head C910 est un processeur 64 bits compatible RISC-V. Il offre des performances de pointe en matière de flux de contrôle, de calcul et de fréquence. Il est basé sur le jeu d'instructions RV64GCV et implémente la technologie TIE (T-Head instruction extension).
L'European Processor Initiative (EPI) a effectué avec succès le premier test de son accélérateur de processeur européen (EPAC) basé sur RISC-V, le présentant comme le premier pas vers du matériel de supercalculateur local. La dernière étape du projet European Processor Initiative est la livraison de 143 échantillons de puces EPAC, des accélérateurs conçus pour des applications de calcul haute performance et construits autour de l'architecture de jeu d'instructions RISC-V libre et gratuite.
Le développement d’un écosystème logiciel pour RISC-V peut s’avérer difficile
Les membres projet RISE contribueront financièrement et en fournissant des ingénieurs pour développer des outils, des bibliothèques, des systèmes d’exploitation et des applications adaptés aux besoins identifiés par le comité technique du projet. Selon certains analystes, le développement d’un écosystème logiciel pour RISC-V peut s’avérer plus difficile que prévu, en prenant l’exemple d’Arm, qui a mis une décennie ou plus à construire un soutien suffisant autour de son architecture pour la rendre compétitive dans le domaine du datacenter.
Comme dit précédemment, RISC-V indique sur son site web qu’il « ne prend pas de position politique au nom d’une quelconque géographie », et qu’il accueille des organisations du monde entier. Cette position à contribuée à rendre RISC-V populaire dans des régions comme la Chine, qui cherchent à contourner les restrictions américaines sur la fourniture de technologies avancées au pays.
Le conseil d’administration du projet RISE comprend dès le départ Google, Intel, Imagination Technologies, MediaTek, Nvidia, Qualcomm, Red Hat, Samsung, SiFive et Ventana Micro Systems. Selon le projet RISE, les organisations membres contribueront à l’initiative financièrement ainsi qu’en fournissant la main-d’œuvre (ou "le talent d’ingénierie"
pour développer des logiciels adaptés aux exigences identifiées par le comité technique du projet (TSC). L’intention est que les membres du projet travaillent avec les communautés open source existantes sur un « écosystème logiciel robuste » comprenant des outils de développement, un support de virtualisation, des environnements d’exécution de langage, une intégration de distribution Linux et un firmware système.
Source : Rise
Et vous ?
Quel est votre avis sur le sujet ? Quels sont les avantages et les inconvénients de l’architecture RISC-V par rapport aux autres architectures de processeurs ? Quelles peuvent être les motivations des différentes entreprises qui soutiennent le projet RISE ? Ont-elles des intérêts concurrentiels ou complémentaires ? Quels sont les défis techniques et organisationnels auxquels le projet RISE devra faire face pour développer un écosystème logiciel robuste et cohérent autour de RISC-V ? Quel pourra être l’impact potentiel du projet RISE sur le marché des processeurs et sur l’innovation technologique ? Quelles peuvent être les implications géopolitiques du projet RISE, notamment en ce qui concerne la Chine et les États-Unis ?Voir aussi :
Alibaba effectue le portage d'Android 10 sur l'architecture RISC-V, l'entreprise souligne une dynamique accrue du RISC-V par rapport aux alternatives propriétaires L'UE adopte l'architecture RISC-V sur supercalculateurs, les puces de 22 nm ont passé les premiers tests, en exécutant un programme « hello world » Google veut que RISC-V soit une architecture Android de niveau 1, la présentation de Google au RISC-V Summit promet un support officiel et soigné, une alternative ISA sans frais de licence L'UE adopte l'architecture RISC-V sur supercalculateurs, les puces de 22 nm ont passé les premiers tests, en exécutant un programme « hello world » Les dirigeants d'Arm minimiseraient la menace que représente RISC-V, « nous respectons RISC-V mais ce n'est pas un rival dans le centre de données », déclare Arm La NASA choisit SiFive et fait de RISC-V l'écosystème de référence pour les futures missions spatiales, pour l'aider à remplacer ses ordinateurs de vol spatial vieillissants Huawei cherche à devenir indépendant des États-Unis avec RISC-V, Ascend 910 et MindSpore, un framework de développement pour les applications d'IA L'architecture RISC-V est sur le point d'être largement adoptée par la communauté industrielle, surtout pour sa nature open source